Senior Verification Engineer: Rtl, Uvm
Há 2 semanas
Lisboa, Portugal
Hccm Consulting
Tempo integral
Grátis com e-mail ou Google
Guarde esta oferta e mantenha a sua pesquisa organizada
Crie uma conta gratuita para guardar ofertas, criar alertas e voltar a este anúncio a partir do seu painel.
Grátis com e-mail ou Google
Ao continuar, aceita os nossos Termos & Política de Privacidade.
Develop and maintain UVM testbenches for RTL blocks and fullchip verification, write coverage models, debug simulation failures, and collaborate with designers on fixes.
Develop verification plans and contribute to regression infrastructure.